# **EUROPEAN PATENT OFFICE**

### **Patent Abstracts of Japan**

**PUBLICATION NUMBER** 

58136137

**PUBLICATION DATE** 

13-08-83

APPLICATION DATE.

08-02-82

APPLICATION NUMBER

57017560

APPLICANT: HITACHI LTD:

INVENTOR: YABUNO KOHEI;

INT.CL.


: H03K 17/687 H03K 17/04 // H02M 1/08

H02M 3/28

TITLE

: CONTROL CIRCUIT FOR FIELD

**EFFECT TRANSISTOR** 



ABSTRACT :

PURPOSE: To drive stably an FET in high speed, by providing a switch element short-circuiting a control electrode and a main electrode when the FET is turned off.

CONSTITUTION: When a control signal is applied to a terminal VB, a transistor TR6 is conductive, a current charging a capacitance Ciss between the gate and source in an MOSFET1 from the positive polarity (marked.) flows and the FET1 is quickly conductive. When the control signal is interrupted and the TR6 is set off, the electric energy stored in a pulse transformer 2 is consumed in a circuit consisting of a resistor 41 and a diode 5. Since the exciting current appearing at a winding 203 conducts a switching element 14, the stored charges in the capacitor C<sub>iss</sub> flow in a resistor 13 and are consumed quickly. Since the capacitor Ciss is not discharged by the exciting current, the charges are discharged at a constant time at all times with the resistor 13 and the turn-off characteristics are made stable. Since the exciting current is designed very small, the control circuit is designed in small size and small power.

COPYRIGHT: (C)1983,JPO&Japio

### ① 日本国特許庁 (JP)

① 特許出願公開

### ⑫公開特許公報(A)

昭58—136137

Mint. Cl.3	
H 03 K	17/687
	17/04
// H 02 M	1/08
	3/28

庁内整理番号 7105—5 J 7105—5 J 7319—5 H 6957—5 H ❸公開 昭和58年(1983)8月13日

発明の数 1 審査請求 有

(全 7 頁)

#### **匈雷界効果トランジスタの制御回路**

②特 願 昭57-17560

②出 願 昭57(1982)2月8日

70発 明 者 阿部公仁

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

識別記号

@発 明 者 恩田謙一

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

@発 明 者 天野比佐雄

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

⑫発 明 者 藪野光平

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

**加出 願 人 株式会社日立製作所** 

東京都千代田区丸の内1丁目5

番1号

仍代 理 人 弁理士 高橋明夫

#### 明 綱 曹

発明の名称 電界効果トランジスタの制御回路 特許確求の必要

1. 制御電極と一対の主電響とを有する電界効果 トランジスタを導通制御する回路において、上記 電界効果トランジスタの非導通期間に上配制御電 値と一方の主電機関を短絡する値関帯表電荷放電 手段を備えたことを特徴とする電界効果トランジスタの制御回路。

2 特許請求の範囲第1項にかいて、前配制御電 極と一方の主電極間にトランスを設け、このトラ ンスを介して前配制御電極に削肉信号を与えるこ とを特徴とする電界効果トランジスタの制御協協。 毎 特許請求の適間第1項にかいて、前配制御電 無と一方の主電極間に圧電ボ子を設け、この圧電 ポ子を介して前配制御電極に制御信号を与えるこ とを特徴とする電界効果トランジスタの制御協協 まそを作数とする電界効果トランジスタの制御協協 とを特徴とする電界効果トランジスタの制御協協 も、特許請求の範囲第1項、第2項又は第3項に かいて、前配極間等機電荷放電手取は、抵抗とス インチボ子の直列接続体から取ることを特徴とす る電界効果トランジスタの制御回路。

5. 特許請求の範囲第4項において、前記スイン テステは、前配電券効果トランジスタを非導通と する制備信号によつて導通とされることを特象と する電界効果トランジスタの制御回路。

6. 特許請求の範囲第2項において、前むトランスに3次巻継を設け、この3次巻巻の出力によつて前記編制書積電荷放電手段を動作させることを特徴とする電界効果トランジスタの制御回路。 毎明の詳細な説明

本発明は、電界効果トランジスタを最速で必動 する制御国略に関する。

電界効果トランジスタ(以下FETと称する) をスインテネ子として用いることが提案されている。その場合、通常、ソース電極とドレイン電低 がスイッチの一対の囃子として使用され、との一 対の増子間の導達がゲート・ソース電極間に印加 される制御信号によつて制御される。この場合、 電界効果トランジスタのゲート回路と制御信号様 を電気的に影響する目的で、両者間に変圧器を介

特開昭58-136137(2)

在させる方法が知られている。このような回路の 一側について第1以において説明する。

第1回で、NチャンネルエンハンスメントMOS 型電界効果トランジスタ(以下単にMOSFET)1のドレン電極(D)、ソース電極(S)間には制御されるべき対象(図示せず)が接続され、ゲート電極(G)、ソース電極間にはパルストランス2の一次偏の巻線201には、ゲート電線3と、電機制御用抵抗4とトランジスタ6の出まりが重視、コレクタ電極が直列に接続されている。また、二次側の巻線202にはパルストランスの助磁電視を達成させるためのダイオード5と抵抗41の直列回路が接続されている。トランシスタのベース電極は制御電圧の入力進子V。となる。

との回路は、選子♥ » に制御信号発生回路(図 示せず)からの制御信号を印加することによりトランジスタ6をオン状態とし、その期間中パルストランスの一次質にゲート電源3からの電便を通

イン・ソース電極間の電圧 Vos をそれぞれ示す。 次に、V。がOとなりトランジスタ6かターン オフすると、パルストランス 2 中に書根されたエ ネルギーは励磁電像としてダイオード 5、低抗 41を通して放出される他、二次側の巻線 202 からises と連続性の電像iserrとなつて放出される。このiserrによってCirc は放成し、それ によってMOS FET はターンオフする。ことで、 側側信号 Va の印加される期間、すなわち、 MOS FET のオン期間が変わつた時の動作を第2

パルストランス2に使れる励磁電化は、一次貨産電期間が長くなる根大きくなるから、従つてトランジスタもがターンオフした時にパルストランスから外部に放出される電化も、一次側の通道期間が長い極大きくなる。

図を用いて説明する。

第2回(a)の英雄で示す一次製造電期間では、 ieeer-1 の電視がパルストランスから放出され、 この時MOSFET のターンオフ時間は第2回(d)で 示すtere-1で つたとする。次に、一次製造電期 電し、それによつてパルストランスの二次質に MOSFET 1に対するゲート電圧を印加してこれ をオン状態に保つものである。なお、パルストラ ンス2の一次および二次間の書放、インダクタン ス等は、上述の制御信号が印加されている別間中、 二次個に電圧を砂起するように設計されている。

本発明者らは、上述の回路には次のような火点があることを見出した。すなわら、上述の回路でMOS FET に高速メイッテングを行なわせると、MOS FET 内の ゲートソース電信間の客望 (ゲート入力容量、以下で」。 と呼ぶ)により、所望のスイッチング動作ができないのである。

との点につき、銀1級の回路での各部の動作波 形を示す第2凶を参照しつつ説明する。

第1回の始子V。 に、第2回(a) に実験で示す制 側信号V。 が入力されたとき、パルストランス2 の二次側には第2回(b) に示す電視 $i_{soc}$  が発れ、 それによつて $C_{isoc}$  が充電され、MUSFET はオ ン状態となる。第2回ににはこのときのMUSFET のゲート・ソース電極間電圧 $V_{osc}$  を、(d)にはドレ

間が破職で示す様に長くなつたとすると、バルストランスから放出される電優も leasers のように大きさも変動する。通常、 d Vos/d t 値がほぼ一定であるときは、スパイクノイズが発生したとしても、これに対する回路的な対策は比較的容易なものであるが、 d Vos/d t 値が変動しノイズの大きさも変動するとこれらに対する対策が退離となる欠点もあつた。となり、実際上対策が困難となる欠点もあつた。そのために、ノイズが被制機回路(例えばコンピュータのメモリ用電源)中に改れるという欠点を生する。

また制御信号V。の通電期間が最も小さい時でもCiasを十分以電できるiasiaを供給する必要があるため、パルストランス2のコアは、放磁インダクタンスを大きく設計される(例えばエアギャンプコアとする)。しかし、これによるとV。の通電期間が長くなるにつれて、iasia も大きくたり、Ciasの逆光電電圧が高まつて、MOSPETを破損する場合があり、実用上側側範囲が限定される欠点があつた。

特開昭58-136137(3)

次に別な従来例として第3日を用いて説明する。 第3日は、MUSFET 1のゲート・ソース電磁間 と 版202との間にコンデンサ10を接続し、 これの充放電電荷でMUSFET 1をオン・オフさ

ダイオード7は、順方的の電流ioooを施すため に設けられ、トランジスタ8は、逆極性電流ioozo を施すために設けられる。9はペース抵抗である。

この回路は、MOSFET 1を長時間にわたり導 通状間を保持する目的には適するが、スイッチン グレギュレーを用スイッチ業子のように、高速駆動を特徴とするMOSFET を効果的に利用する回 能には応用できない。

それは、コンデンサCの充放電時定数が大きい ととと、i,,,,i,,,, を大きくとるために、パル ストランス2が大形となり、ゲート電源3の容量 を大きくとる等欠点が多いためである。

さらに第1点,第3回の使来回路では次の欠点 があつて実用化が困難となつている。

ナなわち、MOSFET 1のドレイン・ソース電

子に印加して、その導通を制御するFETの制御 国路において、ターンオフ時に価値の審検電荷を 抵抗を介してすみやかに放電させる手段を具備し たところにある。

以下本発射の実施例について説明する。第4回 は、本発明による蓄震電荷放電手段の主要構成部 を示す。第4回において、1は電界効果トランジスタ、12は電流制御用抵抗、13は抵抗、14 はスイッチ素子で、パイポーラトランジスタ、電 外効果トランジスタならびにホトカプトランジスタの半導体が使用できる。

則何信号は、入力増子11a,11bに印加され、正信号の電流は、電視制御用抵抗12を通してゲート電影に使れ、MUSFET 1を導通させる。次に負信号の電視は、スイッチ素子14が導通するように、制御増子15を介した電視経路を形成することにより、スイッチス子14が導通し、ゲート・ソース電振間の審接電荷をすみやかに放電させることができる。負信号は、スイッチス子14を導通させるだけのわずかな電視で良いから、

低間には、主トランスの参議がその入力電点に直 列に接続されて、スインチング動作により電力変 換が行なわれる例が多い(図示しない)。

制御信号 V。がオフされた場合、ゲート・ソース電低間が逆パイアスされるので、MOSFET 1 はオフ状態となる。 Cの時 Vos は、MOSFET の特性で定まる d Vos / d t で入力電圧 + 主トランスのフライパンク電圧まで高められるから、Cook d Vos で T なる電荷が出力容量(ドレイン・ゲート 耐勢電容量; Cook と略す)を介して Cook よびコンデンサ10を充電するため、 MOSFET 1 は再びオン状態に引きるどされる、ことでTは、Vosの変化時間である。

とのように電圧をもつた状態でドレイン点流が 流れると、MOSFET は熱暴走を起こすため、実 用上はこの欠点を改良しなければならない。

本発明の目的は上述した従来の欠点を除去し、 「た」であるかつ安定に収動できる制料国路を提供するととにある。

本発明の特徴は、制御信号をFBTのゲート海

とれが Cinkで使れても、従来的で説明したような 過大な逆充電等の不具合を起さない。したがつて、 MOSFET 1のターンオフ時間すなわら Cincの 仮 電時間は、ほぼ Cincと抵抗13の時定数で定まる 一定時間にするととができるので、ターンオフ等 性が安定になる。

次にさらに具体的な実施例について説明する。 第5図において、ベルストランス2を用いる実施 例では、巻標202の反復性側に励磁電視を阻止 するダイオード15が接続される。著機電荷放電 手製は、別巻級203に張われる励磁電視を電佐 削削用紙抗121とダイオード151を介して、 スイツテ集子14の削御電極に使すようにして行

すなわち、強子Vaに制御信号が印加されると、 正振舞(◆印)からCusを充電する電流が使れ、 MOSFET 1がすみやかに導通する。次に制物信 号が途絶え、トランジスタもがオフ状態となると ペルストランス2に審積されていた電気エネルギ ーは、一次側に接続された抵抗41シよびダイオ

特開昭58-136137 (4)

ード5の回路を使れ有景される。この時、別巻編203に現われる脚磁電機は、反極性方向に使れてスイッチ業子14を導通させるから、Cmの書機電荷は抵抗13を使れてすみやかに消費される。助磁電機は、二次巻線202にも残われるべきであるが、ダイオード15で阻止されて遅れない。したがつて従来方式のように、励磁電便でCmの放電が超こることがないので、抵抗13により、常に一定時間で放電される。

本義別の別の実施例として第6図において説明する。この実施例は、別巻線を省いて簡素化を計った制御四路である。すなわち、ダイオード16 で国止される励磁電産を電視制御用抵抗121を介してスインチ業子14の電極内に流入させるものである。この場合、助磁電源はCinaを放電させる向きにゲート・ソース間を流れるが、その目的がスインチ業子14を減過させるだけのわずかな電流を施すようにしてやるので、書機電荷の放電時間は、上述の実施例とほぼ同様に一定にするととができる。

国有級動用被数に基づく立上り特性で、16bの 価値に電圧V、が現むれる。この時、MOSFET 1の入力インビーダンスがきわめて高いので、業 子16bの内部損失ならびに表面リーク電流を無 視すれば、点線で示すようにV、が保持されるが、 実験には果子自体で電気エネルギーが併養されて、 実績で示すような成表する電圧でCiesが充電され

次に、制御信号が途絶えると、16 mの磁盃が 解かれる観景、受電電子16 bの受ける機械力が 逆向者となつて、時間1mmではーV mがスイッチ ま子14を導通する方向に電気を供給する。

田電菓子は、一枚のブレート状素子に二対の配向電極を設けた、いわゆる田電トランスを用いる ことは可能である。

とのような圧電素子を用いる方法は、構造が簡 になるのと、電磁調導障害の影響がなくなる等 のメリントが大きい。

更に実用回路応用例で本発明を説明する。第9 個は、開知のインバータ回路で、Eis は入力電源・ したかつて上述2つの実施例では、励田電流を 言わめて小さく設計できるので、従来のようなギャップコアを使用する必要がなく、また制御回路 用電力も少なくてすむため、側仰回路は、小形、 小電力に設計することが可能となる。

上述は、巻線を有する変圧器かよび助品電便を 利用して制御用正負信号を印加する方法で説明し たが、第7回は、圧電業子例えばテタン酸ペリウ ム磁器の磁弧気象を利用する方法での実施例を説明する。

第7凶で、16は例えばディスクタイプの圧電 無子で興面に電極膜し、16点は振動象子、16b は受電量子として用い、両者は絶球物17で互い に固着されてある。

V』に制御信号が印かされてトランジスタが導送すると、ゲート電泳3の電圧が162の極陥に印かされる。この電圧をV。として数8図に図示する。

振動業子16 a は V。によつて磁流を起し、この機械力が受電素子16 b に伝通されて、素子の

Tは主トランス、18は出力強子で、MOSFET 1 a、1 bを用いたプッシュブルタイプで示した。
この回路を従来方法の観測国路で駆動すると、無
10図に示すように、MOSFET 1 aがターンオ
フする時刻 torraをドレイン電視が使れることが知られ
ている。これは、torraにとかけるdV/
d1によつて個間の出力容量 Comを介した Comへの充電によるもので、本発明ではこの充電電析を 抵抗13個へ使すようにできるため、これらの欠点を排除できる。


すなわち V B の間側信号が途絶えてから時間 Tis の期間までスイッチ素子 1 4 の導通期間を保持することにより、 Ciss への電荷能入が阻止できる。 これの具体例としては、 パルストランス 2 の 励磁インダクランスと抵抗 4 1 の値を増減に選挙 ことにより、トランスのリセット時間を定めて行なりことができる。


以上のように本発明によれば、智養電荷収電手 数を具備させるととにより、MOSFET を高速か つ安定に転動できる制御回路を得ることができる。 ぬ前の無馬大説明


#1回は従来の制御図路図、第2図はFETターンオフ等の一性を配明する図、第3図は従来例の別な制御図路図、第4図は本発明の受点を説明する図路図、第5図、第6図、第7図はそれぞれ本発明の実施例を示す図路図、第8図は圧電業子の電気信号を説明する図、第9図は本発明をインスータに応用した実施例図路図、第10図はその配動時の動作蔵形図を示す。


1 ··· MOSFET 、 1 1 \* , I 1 b ···入力場子、 1 2 , I 3 ··· 抵抗、 I 4 ··· トランジスタ。


代理人 弁理士 高倩明表
















### 第9回



第7図



## 手続補正書

特許庁 長 宮 若 杉 和 夫 殿 事 件 の 表 示 昭和57年 特許額第 17580

発明の名称 電界効果トランジスタの調御回路

補正をする者

##1の866 特許出職人

te # 東京都千代田区丸の内一丁目5番1号

K na Slotk式会社 日立 製作所

代表者 三 田 勝 茂

代 理 人

「新 東京都千代田区九の内一丁目 5 書 1 号


株式会社 日立製作所内 環幕 東京都5-1221 (人代表)


た おらおの 年 生 高 橋 明 メンボ

格 正 の 対、象 明服 の存許請求の範継及び 発明の評績な説明の概

補正の内容

別単のとかり





- 1. 特許請求の戦闘を次のとおりに補正する。
  - 「1.制御電腦と一対の主電磁とを有する電料 効果トランジスタを導通制御する回路化か いて、上配電界効果トランジスタの<u>ターン</u> オフ峰化上配制御電磁と一方の主電磁間を 短載する<u>スイッチ業子</u>を備えたことを特徴 とする電料効果トランジスタの制御回路。
    - 2. 特許請求の報酬第1項において、前記制 御電機と一方の主電機関にトランスを設け、 とのトランスを介して前記制御電機に製御 信号を与えることを特徴とする電界効果ト ランジスタの制御図路。
    - 3.特許翻求の超越第1項において、前配制 側電艦と一方の主電艦間に圧電象子を設け、 との圧電象子を介して前配制御電艦に前御 信号を与えることを特徴とする電界効果ト ランジスタの制御回路。
    - 4. 特許翻求の巡盟第1項、第2項又は第3項にかいて、回記スイッチ基子と直列に並 抗を根据したことを特徴とする電界効果ト

(1)

- ランジスタの側側回路。
- 5. 特許請求の報酬<u>第1項乃</u>運幣4項<u>のいず</u> れかにおいて、前記スインテ案子は、前記 延昇効果トランジスタを非導進とする制御 信号によつて導速とされるごとを特徴とす る電券効果トランジスタの製御回路。
- 6. 特許請求の報酬第2項において、前記ト ランスに3次考線を設け、この3次参線の 出力によつて前記スイッチ業子を動作させ ることを特徴とする電界効果トランジスタ の制御回路。」
- 2. 明細書譲り負募3行「抵抗を介して」を「ス イッチ業子を介して」に補正する。

以上